DIGITAL PLL CIRCUIT

Patent Number: JP9083361 Publication date: 1997-03-28

Inventor(s): AKEBOSHI NORIYUKI Applicant(s): NEC YAMAGATA LTD Requested Patent: ☐ JP9083361

Application Number: JP19950238023 19950918

Priority Number(s):

IPC Classification: H03L7/22; H03L7/06; H04L7/033

EC Classification:

Fouivalents: JP2908293B2

Abstract

PROBLEM TO BE SOLVED: To attain the signal output of multiplied frequency synchronized with a reference clock.

SOLUTION: This digital phase locked loop(PLL) circuit includes a 1st loop circuit 11, up counter 4 for outputting a count value NU of reference clocks C, delay circuit 33 for adding a delay value proportional to the value NU to the clock C and generating a feedback signal F2, and phase comparator circuit 5 for comparing the phases of signals C and F2 and outputting latch signals RA and RB respectively when the advanced state of the signal F2 is first and next switched to the delayed state and is provided with latch circuits 6 and 7 for outputting holding signals A and B by latching the value NU corresponding to the latch signals RA and RB, arithmetic circuit 8 for outputting an arithmetical value E while receiving the supply of holding signals A and B, adder circuit 9 for outputting an added value S of values N and E, and delay circuits 31 and 32 for outputting a delay signal D2 and the feedback signal F2 by adding a delay value proportional to the respective values S and NU to the reference clock C.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開新¹ 特開平9-83361

(43)公開日 平成9年(1997)3月28日

(51) Int.Cl. 4		識別記号	广内整理器号	ΡI			技術	表示協所
HO3L	7/22			HOSL	7/22			
	7/08				7/06	1	В	
H04L	7/033			H04L	7/02		В	

		※強変数	₹ * f	東東橋	の数 4	OL	1 ← 6	異)
(21)出願番号	特顯平7-238023	(71)出職人		115	式会社			
(22)出顧日	平成7年(1995)9月18日	1	山形県山形市北町4丁目12番12号					
		(72)発明者						
			山形県山形市北町四丁目12番12号 山形日本電気株式会社内				88	
		(74)代理人	介理士	京本	直樹	(外2名)		
		1						


(54) 【発明の名称】 デジタルフェーズロックドループ回路

(57) 【要約】

【機題】基準クロックに関期した運俗周波数の信号を出 力する。

(解決手候) 泡1ルーブ開降11と、基準ソロックCの 対数値NUc出力するアップカウンタ4と、値NUに比 例の運転値をクロックCに付加し無避債等ド?を生成す る遅延回路3と、信号C、F2の位相比較を行い間号 E2の進み状態から遅れ状態に切替ったときの初回。 次 例の方々にシッチ信号RA、RBを出力する位相比較回 場ちと、ラッチ信号RA、RBにより個Uとラッチに 保持信号A、Bを出力するラッチ回路6、7と、保持信 号A、Lの供給を受け直接値を出力する加減回路8と、値N、Eの原稿5を出力する加減回路39と

S, NUの各々に比例する選延額を基準クロックCに付 即して選延に替D2、構選信号 F.2 を出力するディレイ 明路31、33とを備える。



【特許請求の範囲】

٠,

(請求項1) 基準クロック信号と第1の帰還信号との 反相比較を行い前記基準かロック信号に対する前記第1 の帰還信号の進みおよび幾七0ペキに対対と「アップ信号 号およびダウン信号をそれぞれ出力する第1の位相比較 回路と、前起アップ信号。ダウン信号の供給に応答して それぞれアップおよびダウン計数を行い第1の計数値に 比例した第1の選延値を生成して前記基準クロック信号 に提明した第1の選延値を生成して前記基準クロック信号 上を個した第1の選延信号を生成する第1の選延同路 上を優先を第1のループ回路と、

前総基準フロック信号をアップ計数し第2の計数値を出 力するアップカウンタと、前記第2の射数値に比例した 第2の選集値を生成して前記場中クロック信号に付加し 第2の頻選信号を主成する第2の選集回路と、前記基準 クロック信号と前記第2の新設信号との依相比較を行い (相比較信号分成の演集値の保結に応答して前記基準クロック信号の周期の1/2 N (Nは正の整数) ずつ位相 ですらしたN - 1 個の移相信号で生成する移相信号生成 同階とを個える第2のループ回路と、

前配第1の綿遺信号と前記N-1個の移相信号との論理 演算を行い前配基準クロック信号の腐破数のN倍の腐破 软の出力信号を生成する論理演算倒路とを備えることを 特徴とするデジタルフェーズロックドループ回路。

【請求項2】 前紀第2の位相比較問路が、前記基準ク ロック借号と前記第2の帰還信号とを比較し前記位相比 並信号が前記第2の帰還信号とを比較し前記位相比 が行うが前記第2の帰還信号の北京大統から遅れ状態に り終ったときの初回および次回にそれぞれ第1、第2の ラッチ信号を出力するラッチ信号発生同路を簡え、

前記移相信号生成回路が、前記第1,第2のラッチ信号 の各々の供給に応答して前記第2の計数値をそれぞれラ ッチし第1,第2の保持信号を出力する第1,第2のラ ェモ回数と

前記第1,第2の保持信号の供給に応答して予め定めた 演算を実行し第1の演算値を出力する演算回路と、

前記第1の演算値と前記第1の計数値とを加算し第1の 加算値を出力する第1の加算回路と、

尚配第1の加算値に比例した第2の遅延値を生成して前 記基準クロック信号に付加し第1の移相信号を生成する 第3の遅延回路とを備えことを特徴とする請求項1記載 のデジタルフェーズロックドループ回路。

【請求項3】 前記論理演算明監が、前記第1の帰還信 号と前記に-1個の移相信号との排他的論理和演算を行 う排他的論理和明路を備えることを特徴とする請求項1 記載のデジタルフェーズロックドループ問路。

【額求項4】 前記移相信号生成回路が、前記第1、 第2の保持借号の供給に応答して予め定めた演算を実行 し第2の演算値を出力する第2の演算回路と、

前紀第2の演算値と前記第1の計数値とを加算し第1の

加算値を出力する第1の加算回路と、

前記第1の加算値と前記第2の演算値とを加算し第2の 加算値を出力する第2の加第回路と、

能記第2の加算値と前記第2の演算値とを加算し第3の 加算値を出力する第3の加算回路と、

前記第1、第2および第3の加緊値の各々比比例した第 2、第3、第4の避延値を生成して前記基準クロック信 号に付加しそれ第1第2、第3の移相側号を生成す る第3、第4、第5の選延回消とを備えことを特徴とす と認定項2記載のデジタルフェーズロックドループ回 870

【発明の詳細な説明】

[0001]

【発明の漢する技術分野】 本発明はデジタルフェーズロックドループ回路に関し、特にしら1内部回路のクロック同期用に搭破するデジタルフェーズロックドループ回 路に関する。

[0002]

【従来の技術】近年、ワークステーションやハイエンド パーソナルコンピュータに搭載されるマイクロプロセッ サの動作陶波数は100MHzを越え、さらに高速化の 動向にある。したがって、この種のマイクロプロセッサ を用いるシステム設計においては、LSI間のデータの 転送も100MHz以上の高速動作が要求されてきてい る。このような高速動作に対応してこれらシステムに用 いられるASIC等のLSIは、内部回路のクロック间 **期用にフェーズロックドループ回路(以下PLL)を搭** 減する傾向にある。その第1の理由は、高速動作におい て従来の低速動作では問題とならなかったクロックスキ ューのためLSI間のデータ転送が不能となるという問 関が生じ、この対策のためLS`I 間の基準クロックの同 脚をとるためである。すなわち、内蔵PLLを用いて各 々のLSIの基準クロックの同期をとることにより、高 迎のデータ転送が可能となる。第2の理由は、PLLの 斯倍機能を使用してLSI内部のクロック周波数をシス テム基準クロック周波数の数倍に増加することにより内 部の処理速度を向上させるためである。また、システム 内の他の低速動作のLSIとの共存させるのにも適して いる。

【0003】従来、この種のPLLとしてはアナログ方式(以下アナログ)とデジタル方式(以下デジタル)の 2種類が用いられてきた。

【0004】 従来のアナログド. Lをブロックで示す図 5を参照すると、この従来のアナログドししは、位相比 校器101と、チャージポンフ102と、ループフィル ダ103と、ポルテージコントロールドオシレータ(以 FVCO)104と、分周階105とを備える。

【0005】 一般的な動作については公知であるので説明は省略する。このアナログレトしをしら1に搭載する 場合の倒婚点は、アナログ後圧で制御されるVCO10 4がLSI内部のノイズ等の影響を受け易りということ である。公知のように、VCOはアナログ制御部Eの供 終に応答して発展別度数が変やする発展器である。した がって、LSIに内轄する場合、VCOを構成するトラ ジスクの電源和圧がLSI内部の他の問題の影響によ り変動したり、VCO制制制件移動にノイズが選人したり するとそれらがほんのわずかであってもVCOの発展所 数数が変動しジックの要因となるという問題があった。 このため、アナログトレビLSI内部に全ての利成要 来の搭載は損害で、アナログ部分であるループフィルタ とVCOをLSIN付になる必要があった。

٠,

[0006] デジタルPLLは、VCOの代りにデジタ 小間路裏子から成るアップダウンカウンタと可安運延 路を用いることにより電弧等のLSI内部の他の回路からのノイズ干渉による影響を大幅に緩和できる。公知の ように、デジタル回路は、ノイズレベルが手間的を構成 するトランジスタのスレショルドレベルに渡したい限り 振動作することはない。したがって、LSIに容易に格 郷できる。

【0007] 従来のデジタルフェーズロックドループ回路(デジタルPLL)をプロックで示す図るを参照の 底、元の従来のデジタルPLL)は、基準クロックで会 遺信号FOとの位相を比較し帰還信号FOの進み/遅れ に対応してアップ/ダウン信号U/Dを出力する位相比 カウント値以をアップ/ダウンする nビットのアップダ ウンカウンタと、基準クロックに付加する近妊娠を カウント値以に比例して可変し出力の信号の、帰還信号 F のを出力するディレイ回答31とを備える。

【0008】次に、図6を参照して、従来のP1.1.の動 作について説明すると、位相比較器 1 は、基準クロック Cと帰還信号FOの位相とを比較し、帰還信号FOの位 相が進んでいればアップ借号U、遅れていればダウン情 母Dをそれぞれアップダウンカウンタ2に供給する。そ の判定は、基準クロックCの立上がりエッジにおける帰 選付号FOの論理レベルのサンプリングにより行う。サ ンプリング結果が" H"であればアップ借号U, " L" であればダウン信号Dと判定する。アップダウンカウン タ 2 はアップ信号Uの供給に応答してカウント値Nをア ップし、ダウン信号Dの供給に応答してカウント値Nを ダウンしてディレイ回路31に供給する。ディレイ回路 3 はカウント値Nに比例して遅延値を可変し、基準クロ ックCに付加することにより出力信号Oすなわち帰還信 時FOの位相を変化させる。すなはちカウント値Nが小 さくなると上能遅延値は小さくなり、カウン夕値Nが大 きくなると上記座延續が大きくなる。

【0009】例えば、基準クロックCに対して帰還保号 FOの位相が進んでいれば、佐相比較器コはアッツ帰号 ひを出力し、アッツダウンカウンタ2はカウント値下を アップすなわち鳴加する。カウンタ低Nの増加にしたが いディレイ回路3 + は基準クロックCに付加する遅延値 を増加し、その結果結選僧号FOの位相が遅れ基準9 ロックCとの位相選は小さくなる。

【0010】反対に、基準クロックCに対して総選信号 FOの位相が遅れていれば、位相比較器「はグウン信号 Dを出力し、アップダウンカウンタ2はカウント値Nを グウンすなわち減少する。カウンタ値Nの低域にしたが いディレイ回路31は基準クロックCに付加する遅延 を減少し、その結果機能骨等FOの位相が進み基準クロ ックCとの位相ざれかさくたる。

[0011]以上の動作を反復することによって基準の ロックCと船選信号FOとの位相差は減少し最終的に上 記位相差近天レイ回路31の選延値の扱か可要単位す なわち選延ステップ値よりかさくなる。すると、位相比 較結果はアップ/切りごを繰り返すようになり位相同期 (ロック)状態となる。

[0012] 上述のように、デジタルPLLは全てデジ タル制路により構成されているので、ジッタ等の性能板 下要関となるノイズによる干浄を受難く、したがってL SIに容易に搭載できる。

[0013]しかし、このデジタルドししは基係りロックに所要の選艦を付加する回路構成であるため外部基準 クロックと同小の関数数の出力信号しか得られず、上述の連倍機能は和していない。したがって、LSI内部のクロックとの位相同関用として使用する他に、高速化等のため上影開整数の数倍の所能数のクロックを必要とする場合には別に連倍関係を設ける必要があった。

[0014]

(発明が解決しようとする機関)上述した発来のデジタ ルフェーズロックドループ関階は、基準クロックに所要 の選延を付加する関路構成が外部基準のロックと同一 の開波数の出力信号しか得られないので、上記外部基準 クロック解波数の数倍の開波数のクロックを必要とする 場合には別に遺俗网路を設ける必要があるという欠点が あった。

[0015]

「機関を解決するための手段」本発明のデジタルフェー ズロックドループ内路は、基準クロック保号と第1 の帰 選得号もの位相比較を行い前部基準クロック保号に対す る前記第1 の帰還保号の進みおよび遅れの各をに対応し でアップ保号はびダウン保号をそれぞれ出力する第1 の位相比梗阻路と、前記アップ信号。ダウン保号の供給 の企業を指してそれぞれアップまなびダウンカサンタと、前記第1 の計数値と比例し、第1 の連延候を生成して前記基準ク ロック信号に付加し横記第1 の構選信号を先成する第1 の運延回版と金組入る第1の一プ回路と、前記基準の ロック信号を下ッフ計数し第2 の計数値を出力する平 ブカウンタと、前記第2 の計数値を出力する平 ブカウンタと、前記を開くの特徴値に関係した第2 の帰遺 値を生成して前2 基準クロッの確等と同じ、第2 の帰遺 保与で生成する第2の選延開発と、前心基準ウロック係 号・前記第2の帰還信号との依相比較を行い依相比較信 身全引波する第2の依相比較開発と、南宏に衛比較信号 対応の高導値の供給に応答して前記其準クロック信号の 1 周期の1/2N(Nは近の整数)ずつ位相をずらした N・1 側の移相信号を生成可為とと値 える第2のループ回路と、前記第1の帰還信号と前記N 一1 個の移相信号を生成可為とと値 行の消波数のN倍の高速数で出てい前記基準クロック 信号の消波数のN倍の高速数の出力等を生成する論理 演算回路をを備えて構成されている。

100161

٠,

【徳明の東施の形態】大に、本発明の第1の実施の形態 を何名と共通の構成要素には共通の参照文字/数字を付 して到解於にプロックで示す的 1 を参照すると、この図に ボギ本実施の形態のデジタルフェースロックドループ回 務 (以下PLL) は、従来のデジタルPLLと同一構成 すなわち位相は使回路 1 とアッグヤウンカウンタと とデ ィレイ価路31とを含み基準クロックCと同期した帰還 億分ド1を全成する第1ループ11と、帰還信号でを生成 もして信相と1/4 月期ずらした到述信号の2を生成す る第3ループ12と、帰還信号 1 および選延信号 D 2 の非他的論理和(EXOR)をとり2 連倍の出力信号 O 2 年生成する S X O R)をとり2 連倍の出力信号 O 2 年生成する S X O R) 6 とり2 連倍の出力信号 O 2 全生成する S X O R 回路 1 0 と 6 2 3 4

【6017】第2ループ12は、基準クロックCをカウ ントしてカウント値NUを出力するnピットのアップカ ウンタ4と、基準クロックCと機器保得F2とを比較し 比較結果が信号F2の進み対応のアップ僧号から遅れ対 応のダウン保身に切替ったとき初回、次側にそれぞれラ ッチ信号RA, RBを出力する依相比較阻路5と、ラッ チ信号RA、RBの各々の供給に応答してカウント値N Uをそれぞれラッチし保持情報A. Bを出力するラッチ 回路6,7と、保持信号A,Bの供給を受け基準クロッ クじから1/4周期分遅延に必要な演算(B-A)/4 を行い演算値Eを出力する演算側路8と、第1ループ1 1のアップダウンカウンタのカウント値Nと演算値Eと を加算し加算値Sを出力する加算回路9と、加算値S, カウント値NUの各々に比例する遅延値を生成し基準ク ロックCに付加してそれぞれ遅延信号D2および帰還信 号1/2を出力するディレイ回路31,32とを備える。 【1)(118】次に、関1を参照して本実施の形態の動作 について説明すると、まず、第1ループ11の動作は従 来と同一の動作を行い帰還信号F 1 を出力する。同時に 対応カウント値Nを加算器9に出力する。第2ループ1 2の位相相比較器5は、基準クロックCと帰還信号F2 の位相とを比較し、位相比較器1と削減、基準クロック Cの立上がりエッジにおける帰還信号F2の論理レベル のサンプリングにより帰還信号F2の位相の進み遅れを 判定し、それぞれ対応するアップ信号、ダウン開号を集 成する。最初は、アップカウンタ 4 のカウント値は0 で あり料業價料F2の位相が進んでいるのでアップ信号を

生成している。…方、アップカウンターは基準クロック Cの供給に応答してカウント値NUを明加し、カウント 値Nじの増加にとかがってディレイ回路33は選延値を 増加し帰還律号F2の位相を選らせる。その結果、位相 比控回路5の位相比較結果が遅れ、それまで生成してい だアップ信号がある時点でダウン信号の物容。位地 較回路5はこのアップ信号からダウン信号への切容時に ラッチ信号RAを出力する。このラッチ信号RAの供給 に応答してラッチ回路6はカウント値NUをラッチする。

[0019] さらに位相比較回路5の位相比較動作を反 関すると、カウント値NUの増大にともなって新湿信号 F2がさらに遅れ、この遅れの基準クロックでから約半 周即の時点で比較結果が下ップ借号かなり、さらに遅れ て1周期に渡すると比較結果が再度アップ信号からダウン と目がに関係。位相は使即路5はこの2億円のアップ 信号からダウン信号への切替時にラッチ信号RBを出力 する。このラッチ信界RAの供給に応答してラッチ回路 ではカウン・経NUをラッチする。

【0020】流舞回路8は、ラッチ回路6、7の各々あ カウント版化以対応の保持信号A、10の供給を受け、減 神のロックの5051 阿側の強能に必要なカウント値対応 の演算(B-A)を行いこれを1/4倍して1/4周期 対応の能圧カウント値である演算和Eと出力する。 1891カウント・値である演算和Eを出力する。 1891カウント・値である演算和Eを出力する。 1891カウント側である演算和Eを加する。 インイ回路32に供給する。ディレイ回路32は加算値 SIに比例する選逐を基準クロックにに付加し選逐保等D 2を出力する。

【0021】末実施の形態の帰還信号で1、F2および 出力信号ののタイミング階級を示すタイムチャートであ 部2を併せて参照すると、選延信号の2と指導提得号 1より1/4周期選延している。EXOR回路10は、 これら帰還信号F1および選延信号D2の総約に応答し てこれら信号F1、D2の排他的論理和である2通信の 出力信号G2を出力端子TCに出力する。

[0022] 水に、4圏枠の出力信号を発生する本発明 の第2の家施の形態を図1と共通の構成要素は共通の文 字を付して同様にプロックで示す図3を参帳すると、本 実施の形態の前述の第1の実施の形態との相遇点は、2 選借料はの第2ループ12の代りに4型倍対5の第2ル ープ13を、2入力のEXOR回路10の代りに4入の のEXOR回路10Aをそれぞれ備えることである。

 各々に比例する遅延値を生成し基準クロックCに付加してそれぞれ遅延値得り3. D4を出力するディレイ回路34.35とを備える。

【0024】図3および本事施の形態の各個号のタイミ ング関係を示す図4を参照して本実施の形態の動作につ いて第1の実施の形態との相違点を重点に説明すると、 第2ループ13の演算回路8Aは、保持値A、Bの供給 に応答して1/8周期遅延に対応する演算 (B-A) / 8 を実行し演算値Gを出力する。加算器 9 1 4 . 15 の 各々は演算値Gとカウント値N、加算値S、Tとをそれ ぞれ加算し加算値S. T. Vを出力してそれぞれディレ イ回路32、34、35にに供給する。ディレイ回路3 2. 34. 35はこれら加算値対応の遅延を基準クロッ クCに付加しそれぞれ基準クロックCから1/8,2/ 8、3/8周期ずつ遅延した遅延信号D2, D3, D4 を出力する。EXOR回路10Aは、これら帰還億号下 1および遅延信号D2、D3、D4の供給に応答してこ れら信号F1. D2. D3. D4の排他的輸卵和である 4 遺俗の出力信号O4を出力端予TOに出力する。

[0025]

「発明の効果」以上説明したように、本発明のデジタルフェーズロックドルーン回路は、第1の柳屋信号を生成する第1のループ回路と、第2の計数値を力けるアップカウンタと、第2の計数値を対している。第2の帰還信号を生成する第2の選延回路と、第2の位相比較回路の位相比較相分はの必続機のの総合に応くして1/21を開閉すつ位相をするしたN-1側の移相信号を生成する移相信号生成回路とと編える第2のループ回路と、上記路1の帰還を持ち移相信号との漁門関係を行う論理貨幣原とを編

え、基準クロックに同期するとともにそのN倍の開放数 の出力偏母を供給できるという効果がある。

【図面の簡単な説明】

【図1】本発明のデシタルフェーズロックドループ回路 の第1の実施の形態を示すプロック図である。

【図2】本実施の形態のデジタルフェーズロックドループ回路における動作の一個を示すタイムチャートであ

る。 【図3】本発明のデジタルフェーズロックドループ回路

の第2の実施の形態を示すプロック図である。 【図4】本実施の形態のデジタルフェーズロックドルー ブ団路における動作の一例を示すタイムチャートであ

ブ間路における動作の…例を示すタイムチャートである。 【図 5】 従来のアナログ方式のフェーズロックドルーブ

開路の…例を示すブロック図である。 【図6】従来のデジタルフェーズロックドループ同略の

【図6】従来のデジタルフェーズロックドループ回路の ---- 例を示すブロック図である。

【符号の説明】

1, 5 位相比較器

2 アップダウンカウンタ

4 アップカウンタ

6,7 ラッチ側路 8,8A 演算網路

9.14.15 加原间路

10. 10A EXOR回路

11 第1ループ

12.13 第2ル…ブ

31, 32, 33, 34, 35 遅延回路

[開1]

